International Journal of Computer Architecture Education

FPGA Unboxing: entendendo a arquitetura e as ferramentas de projeto para FPGAs

Deborah Caroline Rodrigues Oliveira — 2025-12-30

Dispositivos reconfiguráveis, como os FPGAs, oferecem grande flexibilidade no desenvolvimento de soluções de hardware, porém seu ensino apresenta desafios devido à complexidade das ferramentas tradicionais e das linguagens de descrição de hardware (HDLs). Este trabalho propõe uma abordagem didática para introduzir as principais etapas do processo de síntese em FPGAs: mapeamento tecnológico, posicionamento, roteamento e geração do bitstream. Para alcançar esse objetivo, adotou-se uma metodologia. A metodologia adota com exemplos interativos, recursos visuais e analogias acessíveis para explicar cada fase, permitindo que o estudante compreenda a ocupação do arranjo de Lookup Tables (LUTs) e os processos internos do fluxo de compilação. Explorou-se o uso de modelos de linguagem de larga escala (LLMs) para apoiar a criação de ferramentas visuais em JavaScript, potencializando a aprendizagem ativa e interativa. A principal contribuição deste trabalho é o unboxing das ferramentas de FPGA, complementando materiais existentes e oferecendo aos iniciantes um caminho estruturado e intuitivo para compreender o funcionamento interno desses dispositivos e suas ferramentas.

Retrieval-Augmented Large Language Models for Computer Architecture Learning and Design Assistance

Wenderson Júnio de Souza — 2025-12-30

The field of computer architecture is highly specialized and demands skilled expertise. Large Language Models (LLMs) can support this process by improving the quality of project development. Moreover, they can be employed as training tools, progressively enhancing individual skills and facilitating the identification of suitable components to address specific architectural gaps. In this work, we propose the use of an LLM combined with the Retrieval-Augmented Generation (RAG) technique to expand the model’s knowledge and assist in identifying components of computer architectures. Experimental results indicate that LLMs can successfully identify some architectural components, while also revealing significant opportunities to refine the proposed methodology and advance research in architecture design supported by LLMs.

VeryGA - Interface Modular VGA para Simulação de Verilog

Talles de Sousa Costa — 2025-12-30

O ensino de Verilog com FPGAs apresenta diversos desafios. Entre eles, destacam-se a complexidade das ferramentas comerciais, o acesso limitado às placas físicas, a própria linguagem de descrição de hardware e a necessidade de simulações com depuração por meio de formas de onda. Uma estratégia eficaz para motivar os estudantes a superar essas barreiras é o desenvolvimento de jogos e aplicações gráficas, cujos resultados podem ser verificados visualmente, promovendo o aprendizado de programação em nível intermediário a avançado. Neste trabalho, apresentamos o VeryGA, uma ferramenta modular que integra simulações em Verilog com entradas via teclado ou mouse e saída em um emulador de sinais VGA, possibilitando visualização gráfica em tempo real. Ao oferecer um ambiente intuitivo e interativo, o VeryGA auxilia iniciantes a compreender melhor e documentar seus projetos de sistemas computacionais em Verilog com saída VGA, reduzindo a curva de aprendizado e promovendo a construção colaborativa de um conjunto de exemplos. A solução é executada inteiramente no navegador por meio do Google Colab, configurado com o simulador Verilator e o CMake, utilizando uma versão em WebAssembly para alcançar desempenho próximo ao tempo real. Diversos exemplos são apresentados para ilustrar os recursos do ambiente desenvolvido. O código emulado é sintetizável, validado em placas FPGA reais, e pode ser executado nelas sem alterações. Outra contribuição é demonstrar que, mesmo em um ambiente virtualizado na nuvem, é possível obter taxas de quadros por segundo próximas a uma execução em tempo real.

Desenvolvendo simuladores para arquitetura de computadores com auxílio de modelos generativos de linguagens

Ricardo Ferreira — 2025-12-30

Este trabalho apresenta o uso de modelos generativos para o desenvolvimento de simuladores interativos voltados ao ensino de arquitetura de computadores em diferentes níveis de abstração. Os simuladores contam com interfaces que incluem janelas de edição de código, visualização gráfica da execução e integração com o Google Colab, promovendo a experimentação prática e acessível. O desenvolvimento foi realizado no contexto das disciplinas de arquitetura de computadores da Universidade Federal de Viçosa, com participação ativa dos alunos. Como parte das atividades, os estudantes receberam a demanda dos requisistos desejados para cada simulador, acompanhada de um código inicial com número reduzido de funcionalidades, que deveria ser ampliado e aprimorado. Foram desenvolvidos simuladores para diversas arquiteturas, incluindo: processadores RISC-V com e sem pipeline, arquiteturas com múltiplas unidades funcionais, simuladores baseados no algoritmo de Tomasulo, interpretadores para assembly vetorial, arquiteturas com array processors SIMD, além de modelos de multiprocessadores com memória compartilhada e com troca de mensagens. Além dos processadores, um projeto de uma cache 4-way também foi implementado. A cache e os processadores RISC-V têm implementação em Verilog e Python. As demais arquiteturas usaram simuladores em Python. A abordagem visa tornar o aprendizado mais visual, prático e alinhado com os fundamentos teóricos da área.

Teaching Computer Architecture through an Integrated Top-Down RISC-V Processor Design Approach

Guilherme Esmeraldo — 2025-12-30

Computer organization and architecture teaching has historically been supported by didactic simulators, notably associated with the MIPS architecture, whose simplicity favored the understanding of fundamental concepts. However, the rise of the RISC-V architecture, conceived as an open, modular, and extensible model, has reshaped the educational landscape, demanding new pedagogical approaches. Beyond being fundamental for the initial understanding of concepts such as pipelining, memory hierarchy, and instruction execution, simulation also provides a means to explore multiple abstraction levels and validate designs against a formal reference model. This dual role reinforces conceptual learning and fosters a more practical and applied educational experience. In this context, integration with simulation tools that provide support at multiple abstraction levels significantly enhances the exploration of fundamental aspects in the teaching–learning process of computer organization and architecture, while also assisting in the design of complex digital systems. This article presents a didactic–methodological approach that articulates different abstraction levels, ranging from functional and RTL simulation to validation and testing, considering a reference model integrated with the tools. Such an approach fosters interactive experimentation and customization of the RISC-V ISA and brings the teaching process closer to professional practice in computer engineering. A comparative analysis of existing simulators and a description of the proposed methodology highlight that combining simulations at different abstraction levels strengthens student training, offering a robust, modern, and contemporary learning ecosystem aligned with computing demands. Finally, the article discusses the results of applying this teaching approach during one semester of the Computer Engineering program at UFPE.