Implementação de um Preditor de Desvio no MIPS 5 Estágios

Authors

  • Hector Perez Baranda UFV
  • Jeronimo Costa Penha UFV
  • Ricardo Ferreira UFV

DOI:

https://doi.org/10.5753/ijcae.2017.4862

Abstract

Apesar da predição de desvios ter um impacto importante no desempenho dos processadores, os livros de arquitetura de computadores não apresentam detalhes de sua implementação. Este trabalho propõe um preditor de desvios para o processador MIPS 5 estágios seguindo a sequência didática do livro ”Organização e Projeto de Computadores” dos autores Hennessy e Patterson. Este artigo apresenta o conceito, a modelagem, a enumeração dos casos e a implementação simplificada com adição de apenas duas unidades e algumas conexões que são inseridas no caminho de dados do MIPS pipeline 5 estágios. A proposta serve de base para motivar o desenvolvimento de extensões e implementações de outros preditores, além de reforçar os conceitos sobre o tema.

Descargas

Los datos de descargas todavía no están disponibles.

Citas

D. A. Patterson and J. L. Hennessy. Computer organization and design: the hardware/software interface. Morgan Kaufmann, 2013.

J. Penha, G. Fontes, and R. Ferreira. Mipsfpga - um simulador mips incremental com validação em fpga. International Journal of Computer Architecture Education, 5(1):19–25, 2016.

J. E. Smith. A study of branch prediction strategies. In Proceedings of the IEEE Annual Symposium on Computer Architecture, 1981.

T. Yeh and Y. N. Patt. Alternative implementations of two-level adaptive branch prediction. In ACM SIGARCH Computer Architecture News, volume 20, pages 124–134. ACM, 1992.

O. Mutlu, R. Belgard, T. R. Gross, J. L. Hennessy, Y. N. Patt, et al. Common bonds: Mips, hps, two-level branch prediction, and compressed code risc processor. IEEE Micro, 36(4):70–85, 2016.

N. Hendrich. A java-based framework for simulation and teaching: Hades—the hamburg design system. In Microelectronics Education. Springer, 2000.

R. Ferreira, J. Nacif, et al. Be a simulator developer and go beyond in computing engineering. In IEEE Frontiers in Education Conference, 2015.

R. Ferreira, J. Cardoso, and H. C. Neto. Data-driven regular reconfigurable arrays: design space exploration and mapping. In Embedded Computer Systems Architectures, Modeling and Simulation, 2005.

R. Ferreira, J. Cardoso, and H. C. Neto. An environment for exploring data-driven architectures. In Field-Programmable Logic and Applications, 2004.

P. Marwedel, K. Cong, and S. Schwenk. Ravi: Interactive visualization of information system dynamics using a java-based schematic editor. 2002.

S. McFarling. Combining branch predictors. Technical report, Tech. Report TN-36, DigitalWestern Research Laboratory, 1993.

N. Binkert, S. Sardashti, R. Sen, K. Sewell, et al. The gem5 simulator. ACM SIGARCH Computer Architecture News, 39(2):1–7, May 2011.

G Glenn Henry and Terry Parks. Static branch predictor using opcode of instruction preceding conditional branch, July 16 2002. US Patent 6,421,774.

D. Burger and T. M. Austin. The simplescalar tool set. ACM SIGARCH Computer Architecture News, 25(3):13–25, 1997.

K. Vollmar and P. Sanderson. Mars. Proc. of SIGCSE technical symposium on Computer science education, 2006.

Valgrind TM Develomers. 5. cachegrind: a cache and branch-prediction profiler.

Descargas

Published

2017-12-01

Cómo citar

Baranda, H. P., Penha, J. C., & Ferreira, R. (2017). Implementação de um Preditor de Desvio no MIPS 5 Estágios. International Journal of Computer Architecture Education, 6(1), 18–26. https://doi.org/10.5753/ijcae.2017.4862

Issue

Vol. 6 No. 1 (2017)

Section

Artículos Completos

Licencia

Derechos de autor 2017 Os autores

Creative Commons License

Esta obra está bajo una licencia internacional Creative Commons Atribución 4.0.