Programação de Processadores Multi-Core: Uma Experiência Educacional Utilizando Plataformas Didáticas Embarcadas em FPGA

Authors

  • Ivan Saraiva Silva UFPI
  • Laysson O. Luz UFPI
  • Ramon Nepomuceno UFPI
  • Jonatas C. dos Santos UFPI

DOI:

https://doi.org/10.5753/ijcae.2014.4934

Keywords:

multi-core, ensino, programação paralela, plataformas simuláveis

Abstract

A popularização das arquiteturas multi-core impôs a necessidade de inserir modificações nos métodos de ensino da disciplina arquitetura de computadores. A disponibilidade de modelos arquiteturais simuláveis, descritos tanto com linguagens de alto nível quanto com linguagens de descrição de hardware, eleva o nível de eficácia do processo de ensino. Este artigo descreve experiências de ensino realizadas na Universidade Federal do Piauí, tendo como base o desenvolvimento e uso de modelos arquiteturais simuláveis. Com estas experiências mostrou-se que a taxa de sucesso na realização de tarefas associadas a programação para multi-core subiu de 63% para 87% dos alunos envolvidos.

Descargas

Los datos de descargas todavía no están disponibles.

Citas

Zhongwen Li; Wuling Lv, "Research on Curriculum Design of “Realtime Analysis and Design” Based on Multi-core Platform,"Young Computer Scientists, 2008. ICYCS 2008. The 9th International Conference for, vol., no., pp.2572,2576, 18-21 Nov. 2008

Jianhua Li; Weibin Guo; Hong Zheng, "An Undergraduate Parallel and Distributed Computing Course in Multi-Core Era,"Young Computer Scientists, 2008. ICYCS 2008. The 9th International Conference for , vol., no., pp.2412,2416, 18-21 Nov. 2008

Manogaran, E., "ACt-PBL: An Adaptive Approach to Teach Multi-core Computing in University Education," Technology for Education (T4E), 2013 IEEE Fifth International Conference on, vol., no., pp.19,23, 18-20 Dec. 2013

Udugama, L.S.K.; Geeganage, J.; Kuruppuarachchi, W.V., "A configurable multi-core processor for teaching parallel processing,"Industrial and Information Systems (ICIIS), 2013 8th IEEE International Conference on, vol., no., pp.326,331, 17-20 Dec. 2013

Jianfeng Yang; Yinbo Xie; Qing Geng; Jolly Wang; Bao, N., "Using cP2BL in Teaching Multi-Core Related Contents," Young Computer Scientists, 2008. ICYCS 2008. The 9th International Conference for , vol., no., pp.2449,2453, 18-21 Nov. 2008

Hamblen, J. O.; Hall, T. S.; Furman, M. D.; Rapid Prototyping od Digital Systems – Quartuss II Edition. Springer. 2006.

A. Junqueira and A. Suzim. Microprocessador RISC CMOS de 32 bits. Master's thesis, Universidade Federal do Rio Grande do Sul, 1993

Silva, I. S.; Nepomuceno, R.; Mafuta, T.; Carvalho, E.S., "uVMP: Virtualizable multi-core platform,"Informatica (CLEI), 2012 XXXVIII Conferencia Latinoamericana En, vol., no., pp.1,6, 1-5 Oct. 2012

Luz, L. O.; Silva, I. S.; Soares, T. R. B. S.; MaRISCO - A Multi-Core Platform. In: SFORUM-Student Forum on Microeletronics, 2012, Brasília. Anais - SBCCI Symposium on Itegrated Circuits and Systems Design, 2012.

Vilela, G.; Correa, E.; Kreutz, M., "A LLVM Based Development Environment for Embedded Systems Software Targeting the RISCO Processor," Computing System Engineering (SBESC), 2012 Brazilian Symposium on, vol., no., pp.77,82, 5-7 Nov. 2012.

Fernandes, S. R.; Oliveira, B. C.; Costa, M.; Silva, I. S., "Processing while routing: a network-on-chipbased parallel system,"Computers & Digital Techniques, IET, vol.3, no.5, pp.525,538, September 2009.

Silva, F. C.; Silva, I. S.; Luz, L. O.; Nepomuceno, R., “Designing a Complete Pipelined Datapath to MIPS ISA: Learning in Pratice”. In: SFORUM-Student Forum on Microeletronics, 2014, Aracaju. Anais - SBCCI Symposium on Itegrated Circuits and Systems Design, 2014. Accepted Paper.

Published

2014-12-01

Cómo citar

Silva, I. S., Luz, L. O., Nepomuceno, R., & Santos, J. C. dos. (2014). Programação de Processadores Multi-Core: Uma Experiência Educacional Utilizando Plataformas Didáticas Embarcadas em FPGA. International Journal of Computer Architecture Education, 3(1), 9–12. https://doi.org/10.5753/ijcae.2014.4934

Issue

Section

Artículos Completos