Geração de Redes de Transistores Otimizadas Utilizando uma Abordagem Baseada em Grafos

Abstract

Este trabalho tem o objetivo de apresentar uma solução alternativa para geração de células lógicas otimizadas no nível de transistores através de uma abordagem baseada em grafos. Neste sentido, dois algoritmos distintos baseados em grafos foram desenvolvidos, um para otimizar redes de transistores utilizando compartilhamento de arestas e outro para extrair expressões Booleanas que representam os grafos otimizados através da técnica de compactação de arestas. Resultados demonstram a viabilidade de utilização dos algoritmos, os quais são capazes de apresentar ganhos quando comparados às abordagens clássicas para geração de redes de transistores.